Xilinx (賽靈思)、Arm (安謀國際)、Cadence Design Systems (益華電腦)、以及台積電今日共同宣布 聯手打造全球首款加速器專屬快取互連一緻性測試晶片(Cache Coh 台積攜手大客戶宣示　7奈米高效能晶片明年量産 - 趣味新聞網

發表日期 2017-09-11T16:58:26+08:00

     Xilinx (賽靈思)、Arm (安謀國際)、Cadence Design Systems (益華電腦)、以及台積電今日共同宣布，聯手打造全球首款加速器專屬快取互連一緻性測試晶片(Cache Coherent Interconnect for Accelerators, CCIX) ，採用台積的7奈米 FiNFET 製程技術，將於2018年正式量産。該測試晶片旨在提供概念驗證的矽晶片，展現 CCIX 的各項功能，證明多核心高效能 Arm CPU 能透過互連架構和晶片外的 FPGA 加速器同步運作。
由於電力與空間的侷限，資料中心各種加速應用的需求也持續攀升。像是大數據分析、搜尋、機器學習、無綫 4G/5G 網路連綫、全程在記憶體內運行的資料庫處理、影像分析、以及網路處理等應用，都能透過加速器引擎受益，使資料在各係統元件間無縫移轉。
無論資料存放在哪裏，CCIX 都能在各元件端順利存取與處理資料，不受資料存放位置的限製，亦不需要復雜的程式開發環境。CCIX 可充分運用既有的伺服器互連基礎設施，還提供更高的頻寬、更低的延遲、以及共用快取記憶體的資料同步性。
這不僅大幅提升加速器的實用性以及資料中心平台的整體效能與效率，亦能降低切入現有伺服器係統的門檻，以及改善加速係統的總體擁有成本(TCO).
關於測試晶片這款採用台積電 7 奈米製程的測試晶片將以 Arm 最新 DynamIQ CPUs 為基礎，並採用CMN-600 互連晶片內部匯流排以及實體物理 IP。為驗證完整子係統，Cadence 還提供關鍵輸齣入埠(I/O)以及記憶體子係統，其中包括 CCIX IP 解決方案 (控製器與實體層)、PCIExpress® 4.0/3.0 (PCIe® 4/3) IP 解決方案 (控製器與實體層)、DDR4 實體層、包括 I2C、SPI、QSPI 在內的週邊 IP、以及相關的 IP 驅動器。
閤作的廠商運用 Cadence 的驗證與實體設計工具實現測試晶片。測試晶片透過 CCIX 晶片對晶片互連一緻協定，可連綫到 Xilinx的 16 奈米 Virtex UltraScale+ FPGA。供應時程測試晶片預計於 2018 年第 1 季初投片，量産晶片預訂於 2018 下半年開始齣貨。
賽靈思營運長 Victor Peng 錶示，我們在針對運算加速推動先進技術的創新之際，非常高興看到這方麵閤作開花結果。我們的 Virtex UltraScale+ HBM 係列方案採用台積公司第 3 代CoWoS 製程技術，是目前整閤瞭 HBM 以及 CCIX 快取互連加速的産業標準。
Arm 副總裁暨基礎架構事業部總經理 Noel Hurley 錶示，在人工智慧與大數據的浪潮中，我們觀察到越來越多的應用對於更加異質化運算的需求持續攀高。開發中的測試晶片不僅展現 Arm 最新技術與互連多核加速器如何能在資料中心環境中進行擴充，更凸顯我們緻力解決業界麵臨的挑戰，進而更快速且輕易地存取資料。這種創新與協作的方式促成記憶體資料的同步性，象徵業界跨齣一大步，朝高效能、高效率資料中心平台的目標邁進。
益華電腦資深副總裁暨IP事業群總經理 Babu Mandava 錶示，藉由與夥伴企業聯手針對高效能運算建構一個産業體係，我們將讓客戶快速部署7奈米以及其他先進製程的創新架構，瞄準這些持續成長的資料中心應用。CCIX 産業標準將協助推動下一代的互連技術，滿足市場要求的高效能快取資料互連效能。
台積電研究發展/設計暨技術平台副總經理侯永清錶示，人工智慧與深度學習將對包括媒體、消費電子、以及醫療等産業産生重大衝擊。台積電最先進的 7 奈米 FiNFET 製程技術提供高效能與低功耗等利益，能滿足這些市場對於各種高效能運算(HPC)應用的産品需求。（蕭文康／台北報導）

分享鏈接