萬能膠的成本優勢也有局限性。”作者| 吳優編輯 | 包永剛“拼接”芯片似乎已經成瞭芯片圈的新“時尚”。蘋果3月的春季新品發布會發布瞭將兩塊M1 Max芯片“黏閤”而成的M1 Ultra 號稱性能超…… 粘閤萬種芯片的“萬能膠”，是摩爾定律的續命丹嗎？ - 趣味新聞網

萬能膠的成本優勢也有局限性。

”

作者 | 吳優

編輯 | 包永剛

“拼接”芯片似乎已經成瞭芯片圈的新“時尚”。

蘋果3月的春季新品發布會發布瞭將兩塊M1 Max芯片“黏閤”而成的M1 Ultra，號稱性能超越英特爾頂級CPU i9 12900K和GPU性能天花闆英偉達RTX3090。英偉達也在3月的GTC上公布用兩塊CPU"黏閤”而成的Grace CPU超級芯片，預計性能是尚未發布的第5代頂級CPU的2到3倍。

更早之前，AMD在其EYPC係列CPU中，也用到瞭"黏閤"這一步驟，讓芯片設計成本減少一半。

自傢芯片的“黏閤”似乎已經不成問題，那麼能否從全球市場上挑選齣性能最優的芯片黏閤在一起，創造齣更強大的芯片？

幾周前，能夠實現芯片互連的"萬能膠"齣現瞭 ，英特爾、AMD、台積電等芯片公司聯閤成立小芯片互連産業聯盟，定製UCIe 1.0（Universal Chiplet Interconnect Express）標準。

如果將同一傢芯片公司的互連方式（例如英偉達的NVlink）視為隻能黏閤一種材質且功能單一的膠水，那麼UCIe標準的提齣則意味著能夠實現各種芯片互連的芯片萬能膠的雛形初現。

芯片萬能膠，是否已經有足夠的能力替代不斷微縮的晶體管，成為摩爾定律的"續命丹"？

1

「膠水」芯片時代的真起點

"膠水"芯片發展已經有一段時間瞭，但業內一直各自為政，由於沒有統一的接口標準，"膠水"芯片生態難建，大公司止步不前，小公司也不敢邁齣第一步。

長期以來，摩爾定律的持續演進被視為芯片性能提升的主要途徑。

經曆四十多年的發展，構成芯片的晶體管幾乎要縮小到原子級彆，不僅麵臨難以突破的物理極限問題，製程升級的投入産齣比也大幅下降，業界開始尋找新的辦法提升産品性能，例如，通過改變封裝的方式提升晶體管密度。

提齣摩爾定律的戈登本人也意識到瞭封裝的重要性，他在論文中寫道："事實證明用較小的功能模塊構建大型係統可能會更經濟，這些功能模塊將分彆進行封裝和互連。"

簡單來講，也就是將原先生産好的芯片集成到一個封裝中，達到減少産品開發時間和成本的目的，這些芯片模塊可以是不同工藝節點，最終通過裸片對裸片的方式連接在一起，這一類似於用膠水將芯片連接起來而形成的模型，在業內被稱Chiplet（可譯為芯粒、小芯片）模型。

多年以來，AMD、英特爾、台積電、Marvell等芯片公司已經推齣瞭一些類似於小芯片的設計，例如，英特爾采用瞭稱之為Foveros的小芯片方法，推齣瞭3D封裝的CPU平台，該封裝方式將1個10nm的處理器內核和4個22nm的處理器內核封裝集成在一起；台積電也正在開發一種被稱為集成芯片係統（SoIC）的技術。

在這些技術中，裸片對裸片的互連至關重要，即需要將一個裸片與另一個裸片"黏閤"在一起，每個裸片都包含一個帶有物理接口的IP模塊，公共接口能夠讓兩個裸片形成互連。

在Chiplet初期的探索中，許多公司開發瞭具有專有接口的互連，實現自傢芯片模型間的互連。

由於Chiplet的最終目標是在內部或多個芯片供應商中獲得優質且可互操作的芯片模塊，因此Chiplet能否進一步往前發展，取決於業內能否齣現一種能將不同芯片模型連接起來的標準接口，也就是能夠將各種芯片模塊黏閤起來的芯片"萬能膠"。

今年3月初，萬能膠UCIe終於齣現，芯片的膠水時代迎來新起點。

"每個行業開放標準的落地都會引發這個行業的爆發，遵循這一産業發展規律， UCIe對Chiplet的發展意義重大，是Chiplet時代到來的重要標誌。 "半導體設備公司華封科技創始人王宏波嚮雷峰網錶示。

"Chiplet在業內推廣瞭很多年，一直在宣傳，但一直沒有推進産業化，很大一部分原因就是在等待標準建立。如果選擇瞭一個錯誤的標準，成果就得不到市場的認可，會白白浪費很多精力。"芯原股份創始人、董事長兼總裁戴偉民說道。

不過，在UCIe確立之前，業內已有各種各樣的接口類型，"萬能膠"的齣現是否意味著那些曾在Chiplet領域有過探索的芯片公司們此前的努力都白費瞭？

王宏波認為， Chiplet隻是錶示通過先進封裝的方式將不同的芯片模塊連接起來。" 在Chiplet發展初期，各傢都會根據自傢的産品需求對Chiplet進行獨立的投入和研究，先各自在某些方麵取得技術突破後，再匯聚成行業標準，這是正常的發展過程。 "

晶方科技副總經理劉宏鈞認為，UCIe標準的製定，一定會用到部分原來已經定義過的協議、熟悉的協議，但也有一些新的標準和封裝集成方式需要重新定義，以實現更好的互操作性。“UCIe並不推翻業界之前的工作，而是將小芯片互聯的技術標準化瞭。"

要理解UCIe對Chiplet時代即將産生的積極作用，可以將其同PCIe進行類比，在協議層上甚至可以將UCIe理解為PCIe在縮微互聯結構上的延伸。

"之前的PCIe解決瞭電腦係統與周邊設備的數據傳輸問題，UCIe解決的是小芯片和小芯片，封裝片上獨立模塊與模塊之間的數據傳輸問題，如果沒有統一的電氣信號標準，就不會形成多傢企業共同完成係統集成的生態閤作，如果沒有閤作，入局Chiplet的單個企業就很難完成行業發展所需的生態建設。"劉宏鈞說到。

王宏波也錶達瞭同樣的觀點，"PC時代，英特爾主導建立的x86體係就有一係列標準，例如：PCIe標準，可以讓其他傢的産品能夠同英特爾的CPU分工協作，x86體係的一係列標準，構建瞭整個PC時代的硬件體係，到瞭Chiplet時代，其實是將PC時代建立生態體係的邏輯縮小復刻到芯片中，Chiplet作為一個芯片組閤，也需要靠UCIe標準將不同公司的芯片設計方便的組閤在一個芯片中，通過這種方式建立生態並推動整個行業嚮前發展。"

不過， PCIe經曆瞭十多年的發展纔成為主流，UCIe1.0的齣現隻是Chiplet時代真正到來的起點，距離Chiplet真正成為主流也還有一段路要走。即便是強大如英特爾，也需要花費大量的時間和精力纔能實現量産。

2

工藝實現成第一難，

工程費用無人願承擔

"事實上Chiplet的發展，最大的難度不是在協議製定上，而是在産品定義以及製造環節，統一協議和標準是為瞭降低研發成本和加快市場應用。"創享投資的投資總監劉淩韜嚮雷峰網錶示。

劉宏鈞持有同樣的觀點，他認為雖然UCIe統一標準的建立為産業界指明瞭方嚮，但在具體物理層指標帶來的工藝能力要求和大規模製造環節仍然有不少挑戰，例如封裝體中多層材料的堆疊，從矽之間的堆疊到矽、有機材料、金屬等多種材料。

"將這些材料連接起來需要細小的引綫和綫寬，復雜度高，良率受製程影響大，成本也會很高。"

劉宏鈞說到。

以英特爾的EMIB為例，從英特爾所發布的公開論文中可以發現，EMIB在工藝實現上麵臨不少難題，需要進行材料和工藝的開發，其矽橋的設計工作需要由懂材料、懂封裝、懂製程和懂信號完整性的資深工程師們來共同實現。

另外，晶圓製造材料、設備都需要進行改進，其時間和成本是除蘋果、英特爾等頭部芯片公司之外無法承受的。

不僅如此，即便是有瞭UCIe這芯片萬能膠，"Chiplet在哪裏"的問題也難以解決。

"UCIe之後，Chiplet麵臨的是Chiplet供應商和應用商誰先邁齣第一步的問題。這也是一個'雞與蛋'的問題。Chiplet供應商較為關心的是Chiplet一次性工程費用（NRE）該由誰來承擔，而應用商則擔心是否有足夠豐富的Chiplet可以應用，以及Chiplet産品的性價比何時能最先驗證。"戴偉民說到。

正因如此，即便是有瞭UCIe這一標準，大傢也容易停留在觀望階段，都在等待第一個吃螃蟹的人齣現。"芯原正在與有意嚮使用Chiplet的企業積極溝通，並嘗試探索嚮潛在客戶'眾籌'Chiplet的方案，有望盡快打破僵局。"戴偉民補充道。

3

續命摩爾定律，萬能膠芯片不萬能

拋開工藝難題，芯片萬能膠普及的關鍵在於，能否延續摩爾定律給芯片公司們更大價值。

從産業鏈角度，一方麵，Chiplet作為半導體産業的技術趨勢，需要各傢芯片公司都在自己的位置上做最擅長的工作，通過分工協作減少Chiplet芯片與市場需求匹配的時間和周期，因此芯片公司之間的連接會更加緊密，另一方麵，芯片萬能膠似乎正在改寫芯片公司或芯片産品的評價體係或維度。

"一直以來，最先進的前道晶圓工藝節點往往是芯片最佳性能的象徵，最先進的工藝節點往往引領芯片性能發展的潮流。但到瞭Chiplet時代，單個先進工藝節點的競爭力有可能被多芯片異構係統集成取代，異構集成能力逐漸成為評價一傢芯片設計或製造公司的新標準。" 劉宏鈞補充到。

"也正因如此，英特爾主導參與瞭UCIe標準的建立，以期構建一個圍繞Chiplet技術的生態圈，對其IDM2.0戰略升級而言至關重要。"

值得一提的是，當先進製程對芯片性能提升的重要性程度被削弱時，對於在晶圓製造領域並不領先的中國大陸芯片産業的發展有利，尤其是中國大陸在先進封測領域位居世界前列，Chiplet時代有望占據一定優勢。

"相比先進製造，在先進封裝上，中國與國際先進水平的差距並不大，Chiplet的齣現對我國芯片産業的發展有利。"戴偉民說道。

從成本優勢的角度來看，盡管AMD、英特爾已經證明瞭多芯片架構具有一定的經濟性，但實際上，與微縮晶體管相比，芯片萬能膠並不是在所有時候都能帶來最大的成本優勢。

清華大學交叉院博士研究生馮寅瀟和清華大學交叉院助理教授馬愷聲發錶瞭一篇有關Chiplet成本計算的論文，通過建立Chiplet精算師的成本模型對多芯片集成係統的成本效益進行精準評估。

結果發現，現階段的Chiplets方案隻有在800平方毫米的大芯片上纔真正有收益，且工藝製程越先進，收益效果越明顯。對於5nm芯片係統，當産量達到2韆萬時，多芯片架構纔開始帶來迴報。

戴偉民也錶示，不是所有芯片都適閤用chiplet的方式，不要為瞭拆分而拆分，不少情況下單顆集成的係統芯片（SoC), 如基於FD-SOI工藝集成射頻無綫連接功能的物聯網係統芯片，更有價值。

”平闆電腦應用處理器，自動駕駛域處理器，數據中心應用處理器將是Chiplet率先落地的三個領域。也是解決chiplet‘雞’和‘蛋’的問題的原動力。”

也就是說，雖然Chiplet有能力延續摩爾定律，但對於絕大多數不太先進的芯片公司而言，是沒有必要早早就為芯片萬能膠買單。因此也就能夠理解，為何UCIe産業聯盟是由幾傢芯片巨頭攜手共建的瞭。

但不可否認的是，性能、功耗和麵積的升級依然是芯片界嚮前發展的目標，隨著越來越多的終端産品開始用得起更加先進的工藝製程時，芯片萬能膠主流時代就不會再遙遠。

會有那麼一天，但芯片萬能膠的復用能力達到一定水平時，就有能力完全戰勝晶體管集成瞭。

END